Veranstaltung: Entwurfsmethodiken für Integrierte Schaltungen 1
   

Form:


 V/Ü 3 SWS

Studiengänge:

(2. FS PV) EIT MA MOE-ST,
(2. FS PV) EIT MA TI,
(WP) EIT MA MOE-BT

Semester:


 Sommersemester

Dozent:


 Prof. Dr. A. Grabmaier, Dipl.-Ing. R. Lerch, M. Sc. U. Ghoshdastider
Inhalt: I. Grundlagen des rechnergestützten Entwurfs: 

- Technologische Entwicklung: Moore´s Law, Designzyklen 
- Aufggaben und Werkzeuge der CAD 
- Repräsentation von Entwurfsdaten 
- Designablauf: Top-Down, Bottom-Up, Y-Diagramm 

II. Die Hardwarebeschreibungssprache Verilog: 

- Aufgaben und Charakterisierung einer HDL 
- Modellierung der Nebenläufigkeit: Prozesssemantik 
- Elemente der Sprache Verilog: Sequentielle und parallele Anweisungen, strukturelle Konstrukte und Hierarchien, IEEE Standardbibliotheken 
- Anwendung der Sprache Verilog: Synthetisierbare Modellierung digitaler Schaltungen, Testbenches 

III. Werkzeuge für den Entwurf auf Gatterebene: 

- Logiksynthese und -minimierung 
- Logiksimulation 

IV. Werkzeuge für den Entwurf auf Transistorebene: 

- Simulation analoger Schaltungen 
- Switch-Level Simulation 
- Schaltungsvergleich 
- Prüfung elektrischer Entwurfsregeln 

V. Layoutwerkzeuge 1 

- Layouteditor 
- Geometrische Entwurfsregeln und Layoutverifikation 
- Automatische Platzierung und Verdrahtung
Lehrmittel:
Vorlesung Übung
Skript -