Veranstaltung: Entwurfsmethodiken für Integrierte Schaltungen 1 Praktikum
   

Form:


P 3 SWS

Studiengänge:


(2. FS PV) EIT MA MOE-ST,
(2. FS PV) EIT MA TI,
(WP) EIT MA MOE-BT


Semester:


Sommersemester

Dozent:


Prof. Dr. A. Grabmaier, Dipl.-Ing. J. Förster
Inhalt:

Im Rahmen dieses Praktikums entwickeln die Studenten selbstständig integrierte digitale Schaltungen mittlerer Komplexität. Die entworfenen Schaltungen sollen nach Abschluss des Praktikums für die nachfolgende Veranstaltung gefertigt werden (Rechnergestützter Entwurf Praktikum 2).

Der Ablauf des Praktikums gliedert sich in die Schritte:

I Schaltungs-Spezifikation

II Entwicklung der Schaltung mit der HDL Verilog

III Synthese der Schaltung

IV Automatisches Layout der Schaltung

V Manuelles Layout der Schaltung


Lehrmittel:
Vorbereitungsaufgaben
Versuchsunterlagen

VA01


Standard IEEE1365 (2005)
VA02

Verilog Hilfsblätter
VA03

Organisatorische Hinweise
VA04

Ablauf des Praktikums
VA05

Tipps zur Synthese
VA06

Kurzanleitung CAD-Werkzeuge
VA07
Spezifikation 8bit-Mikrocontroller